PE平台把先进逻辑工艺(7nm甚至更先进)的电子集成电路(EIC)直接堆叠在65nm SOI硅光工艺的光子集成电路(PIC)顶部，通过铜-铜混合键合互连，信号路径从毫米级缩短到微米级，是仅次于3D单片集成下的最短走线长度方案，技术路线处于行业领先地位。COUPE平台提供PIC制造全面解决方案在工艺优化层面，采用光学邻近校正(OPC)技术，通过添加亚分辨率的辅助图形，或调整原始图形的尺寸与形状，补偿光刻与刻蚀过程中产生的图形畸变，大幅提升了器件的性能一致性与良率。在晶圆加工全流程中监测器件整体状态与性能，实现生产工艺和器件性能之间闭环反馈。COUPE对硅光器件线宽实施均匀度监控与优化，从而保障器件整体性能。COUPEPDK提供了覆盖O波段的完整Si/SiN无源与有源光器件库，为光子芯片设计提供了完整的基础模块。台积电COUPE平台研制的核心器件实现优异的性能指标无源器件方面，COUPE平台硅基无源器件覆盖1290–1330nm波长范围，包括高带宽、低损耗的波导、光栅耦合器、边缘耦合器、多模干涉仪和定向耦合器。在光栅耦合器方面，纯硅SPGC的峰值损耗约1.3dB;基于SiN/Si复合结构的SPGC，纯硅PSGC的TE与TM模式峰值损耗约2dB。在调制器与探测器方面，COUPE平台提供多种MRM结型设计，适配不同的应用场景;锗光电探测器具备高响应度、超高速、低暗电流特性;双微环谐振器相比传统的单微环谐振器，实现了更优异的带外抑制性能，串扰水平大幅优化。台积电COUPE平台实现技术落地与迭代，绑定标杆客户2026年4月，COUPE平台经过反复仿真与制程优化，已转化为完整的制程技术。COUPE平台技术路线分三步走，产品性能与集成度逐级跃升。其中2026年实现基于CoWoS(Chip-on-Wafer-on-Substrate)中介层技术的共封装光学(CPO)，光学引擎直接集成在交换机基板上;规格为6.4Tbps光学引擎。2026年6月，基于COUPE平台，新一代CPO交换机Spectrum-X实现量产。此外COUPE平台并不局限于单一的垂直整合生态系统。Tomahawk6Davisson交换机也将采用基于COUPE的光引擎。风险提示：(1)CPO技术路线碎片化;(2)CPO订单不及预期;(3)光模块产能过剩与价格下行;(4)供应链与地缘风险。
=*=*=*=*=*=
当前为第2/2页
上一页-
=*=*=*=*=*=
返回新闻列表
返回网站首页