6月30日，上交所官网资料显示，集益威(上海)股份有限公司(以下简称“集益威”)科创板IPO申请获受理。作为国内高速互连领域的核心参与者，集益威向资本市场迈出重要一步。集益威本次IPO拟募集约30亿元，扣除发行费用后，将投向面向及数据中心领域高速互连通信芯片研发及产业化项目、基于高速互连及数据转换核心IP的多场景ASIC芯片研发及产业化项目、前沿技术研发项目，其余资金用于补充流动资金。业内人士认为，集益威科创板IPO募投项目，全面聚焦下一代高速互连技术与全场景产品布局，有望进一步提升其行业引领地位，助力公司成长为高速互连及数据转换赛道兼具技术稀缺性、高成长属性的本土核心厂商。持续提升技术与商业化能力资料显示，集益威主营业务为高速互连芯片、IP及相关定制专用芯片的研发、设计与销售，产品应用于、数据中心、网络电信与无线基站等领域。当前，大模型快速演进、智算中心加速建设，高速互连已成为支撑算力、运力、存力协同发展的关键底层技术。集益威也凭借自主研发实现关键突破，成为国内稀缺的高速互连解决方案提供商。针对高速互连行业技术壁垒高、迭代快、资金投入大、研发长、产业化难度大等特点，集益威持续加大研发投入，2023年至2025年，集益威累计研发投入约4.68亿元。截至2025年12月31日，公司共拥有43项发明专利，研发人员占比达75%。经过多年自主研发与产业化积累，集益威逐步构建起覆盖SerDes(串行/解串器)、ADC(模数转换器)/DAC(数模转换器)、PLL(锁相环)、DSP(数字信号处理器)四大关键环节的核心技术体系，并陆续推出高速中继Retimer(重定时器)芯片、高速光数字信号处理oDSP芯片及定制专用芯片等产品，实现从底层IP到终端产品的协同布局。招股书显示，集益威已实现可支持400G/800G光模块应用的高速光数字信号处理oDSP芯片，以及支持400G/800G以太网数据传输的板级中继Retimer芯片的产业化；同时单通道56G、112GSerDes IP已实现大规模对外授权，面向下一代算力的224G SerDes IP已完成研发、具备对外授权能力。2025年，集益威单通道56G及以上速率的高速SerDes IP国内市场份额位居国产厂商第一。集益威相关人士对《证券日报》记者表示，公司以高速互连芯片产品为核心商业化载体，凭借自主芯片研发和定制专用芯片开发能力，同时满
=*=*=*=*=*=
当前为第1/2页
下一页-
=*=*=*=*=*=
返回新闻列表
返回网站首页